Introduction
Les memristors représentent la quatrième grande famille de composants électroniques fondamentaux, aux côtés de la résistance, du condensateur et de l'inductance. Théorisés par Leon Chua en 1971 [10] et réalisés physiquement par HP Labs en 2008, ces dispositifs possèdent la capacité unique de mémoriser un état de résistance en fonction du courant qui les a traversés.
Cette propriété de mémoire résistive non volatile en fait un candidat idéal pour trois domaines stratégiques :
Informatique Neuromorphique
Émulation matérielle de synapses biologiques pour le calcul en parallèle
Mémoires Non Volatiles
Stockage persistant à très faible consommation (RRAM)
Architectures Post-CMOS
Dépassement des limites de la miniaturisation silicium
Dans cette synthèse, nous explorons les avancées récentes dans les memristors à base de bismuth (pérovskites sans plomb), puis analysons les architectures hybrides combinant différentes familles de matériaux pour dépasser les performances individuelles.
Chronologie des Memristors (1971–2025)
Leon Chua (UC Berkeley) postule l'existence du memristor comme 4ᵉ élément passif fondamental, complétant R, C et L. [24]
Chua et Kang étendent le concept aux systèmes memristifs d'ordre supérieur, ouvrant la voie aux applications en réseaux de neurones. [24]
Strukov, Snider, Stewart et Williams démontrent un memristor TiO₂ en couche mince, confirmant la théorie de Chua après 37 ans. [25]
HP Labs et HRL Laboratories fabriquent des matrices crossbar 64 bits avec des memristors TiO₂ pour le calcul logique. [14]
Wong et al. publient la revue de référence sur les RRAM à oxydes métalliques, établissant HfO₂ comme standard industriel. [22]
Panasonic lance le MN101L, premier microcontrôleur intégrant une mémoire ReRAM TaOₓ en production de masse (180 nm). [30]
Prezioso et al. démontrent un réseau de neurones entraîné et opérationnel sur une matrice de memristors, prouvé sur classification d'images. [27]
Intel présente Loihi, processeur neuromorphique à 128 cœurs avec apprentissage on-chip, inspiré des memristors. [15]
Pi et al. fabriquent des matrices crossbar memristives avec un demi-pas de 6 nm et une dimension critique de 2 nm, record mondial. [26]
Yao et al. (Tsinghua) implémentent un réseau convolutif complet (CNN) entièrement sur memristors, démontrant la viabilité du compute-in-memory. [28]
Christensen et al. publient la feuille de route internationale 2022 du calcul neuromorphique, identifiant les memristors comme technologie clé. [15]
Zhang et al. démontrent des memristors Cs₃Bi₂I₉ sans plomb pour le calcul neuromorphique avec ON/OFF >10⁵. [1]
Yoo et al. fabriquent des memristors bismuth flexibles avec endurance améliorée sur substrat PEN, ouvrant la voie à l'IoT souple. [5]
Création de SAIMEMORY (SoftBank + Intel + U. Tokyo), joint venture pour les accélérateurs IA memristifs, capital ~$20M. [19]
Caractéristiques I-V et Boucle d'Hystérésis
La signature électrique fondamentale d'un memristor est sa boucle d'hystérésis pincée (pinched hysteresis loop) dans le plan courant-tension (I-V). Contrairement à une résistance linéaire, le memristor présente une résistance qui dépend de l'historique du courant, créant deux chemins distincts lors d'un balayage de tension bipolaire [10, 14].
① Phase SET (HRS → LRS)
Lorsque la tension positive dépasse VSET, les ions migrent et forment un filament conducteur reliant les électrodes. La résistance chute brutalement de ROFF (10⁶–10⁹ Ω) à RON (10²–10⁴ Ω). Un courant de compliance ICC limite le courant pour éviter la destruction.
② Phase RESET (LRS → HRS)
En appliquant une tension négative au-delà de VRESET, le filament conducteur se rompt par effet Joule thermique ou migration ionique inverse. La résistance remonte à ROFF. La rupture peut être progressive (switching analogique) ou abrupte (switching numérique).
③ Pincement à l'origine
La boucle passe toujours par (0,0) : à tension nulle, le courant est nul quel que soit l'état de résistance. C'est la signature qui distingue un memristor d'un condensateur ou d'un inducteur. L'aire de la boucle diminue avec la fréquence et tend vers une droite à f → ∞.
Diagramme schématique — La forme exacte dépend du matériau et de la fréquence du signal appliqué.
Switching bipolaire
SET et RESET nécessitent des polarités opposées. Typique des pérovskites au Bi et des chalcogénures. Le switching est contrôlé par la migration ionique directionnelle.
Matériaux : Cs3Bi2I9, MoS2, TaO
Switching unipolaire
SET et RESET se produisent à la même polarité mais à des tensions différentes. Le RESET est thermiquement activé (effet Joule). Plus simple mais moins contrôlable.
Matériaux : NiO, TiO2 (certains modes)
Tableau Comparatif des Types de Memristors
Ce tableau recense les principales familles de memristors, leurs composés chimiques actifs, mécanismes de switching et performances clés. Les données sont compilées à partir de la littérature récente [1–12].
| Catégorie | Composé | Structure | Mécanisme | ON/OFF | VSET(V) | Endurance | Rétention | Maturité | Réf. |
|---|---|---|---|---|---|---|---|---|---|
| Oxydes métalliques | HfO₂ | MIM (Au/HfO₂/TiN) | Migration de lacunes O²⁻ | 10⁶ | 0,7 | 10¹² | 10 ans | Industriel | [11, 12] |
| Oxydes métalliques | TiO₂ | Pt/TiO₂/Pt | Drift ionique O²⁻ | 10³ | 1,0 | 10⁹ | 10 ans | Industriel | [10, 11] |
| Oxydes métalliques | Ta₂O₅ | Pt/Ta₂O₅/TaOₓ/Pt | Lacunes d'oxygène | 10⁴ | 1,2 | 10¹² | 10 ans | Avancé | [12] |
| Oxydes métalliques | Al₂O₃ | Cu/Al₂O₃/Pt | Électrochimie Cu | 10⁶ | 0,8 | 10⁶ | 10⁵ s | Recherche | [11] |
| Pérovskites Bi | Cs₃Bi₂I₉ | Au/Cs₃Bi₂I₉/ITO | Migration halogènes I⁻ | 10⁵ | 0,6 | 10⁴ | 10⁴ s | Recherche | [1, 3] |
| Pérovskites Bi | Cs₃Bi₂Br₉ | Au/Cs₃Bi₂Br₉/ITO | Migration halogènes Br⁻ | 10³ | 0,8 | 10⁴ | 10⁴ s | Recherche | [2, 8] |
| Pérovskites Bi | Cs₃Bi₂Cl₉ | Au/Cs₃Bi₂Cl₉/ITO | Migration halogènes Cl⁻ | 10⁴ | 1,5 | 10³ | 10³ s | Émergent | [2] |
| Pérovskites Pb | CH₃NH₃PbI₃ | Au/MAPbI₃/ITO | Migration I⁻ + Pb²⁺ | 10⁶ | 0,3 | 10³ | 10³ s | Recherche | [2] |
| Chalcogénures | MoS₂ | Ag/MoS₂/Au | Lacunes S + filaments Ag | 10⁶ | 0,2 | 10⁵ | 10⁴ s | Recherche | [11] |
| Chalcogénures | GeSe | Cu/GeSe/Pt | Phase amorphe/cristalline | 10⁴ | 0,3 | 10⁸ | 10 ans | Avancé | [12] |
| Organiques | PEDOT:PSS | Au/PEDOT:PSS/ITO | Dopage/dé-dopage ionique | 10² | 0,5 | 10⁶ | 10⁴ s | Recherche | [11] |
| Ferroélectriques | BaTiO₃ | Pt/BaTiO₃/SrRuO₃ | Polarisation ferroélectrique | 10⁴ | 1,5 | 10⁹ | 10 ans | Avancé | [12] |
(est.) = estimations théoriques basées sur la modélisation des hétérostructures. Les valeurs exactes dépendent des conditions de fabrication et de caractérisation.
Qualités Fondamentales des Memristors
Les memristors se distinguent par un ensemble unique de propriétés qui les rendent supérieurs aux composants classiques pour de nombreuses applications émergentes [10, 11, 12].
Non-volatilité
Rétention >10⁴ sConservation de l'état de résistance sans alimentation électrique. Les memristors maintiennent leur état pendant des durées allant de 10³ secondes (pérovskites) à plus de 10 ans (oxydes matures), permettant des mémoires persistantes à consommation quasi nulle au repos.
Plasticité synaptique
>100 niveaux analogiquesModulation analogique et continue de la conductance mimant les synapses biologiques. Les memristors au bismuth excellent avec des comportements LTP (Long-Term Potentiation) et LTD (Long-Term Depression) sur >100 niveaux distincts, essentiels pour l'apprentissage neuromorphique.
Commutation ultra-rapide
<100 ns typ.Temps de transition entre états résistifs de l'ordre de la nanoseconde. Les oxydes atteignent <1 ns, les pérovskites Bi ~50 ns. La commutation rapide est essentielle pour les applications neuromorphiques haute fréquence.
Ultra-basse consommation
<1 fJ par opérationOpération à des tensions sub-voltaïques (0,2–1,5 V) avec des courants de l'ordre du nanoampère en lecture. Le produit énergie × temps par opération descend sous le femtojoule, plusieurs ordres de grandeur sous les transistors CMOS.
Scalabilité nanométrique
Nœuds <10 nmFonctionnement validé jusqu'à des dimensions <10 nm grâce à la nature filamentaire de la commutation. Cette scalabilité dépasse les limites du CMOS et permet des densités d'intégration supérieures à 10¹² bits/cm² en architectures crossbar 3D.
Éco-compatibilité
Sans plomb, sans terre rareLes matériaux à base de bismuth sont abondants, non toxiques et recyclables. Contrairement aux pérovskites au plomb, ils ne présentent aucun risque environnemental et sont compatibles avec les normes RoHS et les procédés de fabrication verts.
Stabilité thermique
Stable jusqu'à 250°COpération fiable sur une large plage de température. Les pérovskites au Bi restent stables jusqu'à 250°C (dégradation <5% sur 1000h à 85°C), assurant la fiabilité en environnements sévères et pour les applications embarquées.
Endurance élevée
10⁴–10¹² cyclesCapacité à supporter des millions de cycles SET/RESET sans dégradation significative. Les oxydes matures dépassent 10¹² cycles, tandis que les pérovskites au bismuth atteignent 10⁴ cycles avec une variabilité cycle-à-cycle en constante amélioration.
Section 1 — Memristors à base de Bismuth (Bi)
Figure — Structure cristalline 3D du pérovskite Cs₃Bi₂I₉
1.1 Matériaux Étudiés
Les composés à base de bismuth offrent un large éventail de propriétés memristives, des pérovskites halogénées aux oxydes et chalcogénures binaires. Nous recensons ici les principales familles étudiées, classées par catégorie cristallochimique [1][2][3] :
Pérovskites ternaires A3Bi2X9
| Composé | Bandgap | Structure | ON/OFF | Propriétés clés |
|---|---|---|---|---|
| Cs3Bi2I9 | ~2,1 eV | Dimère face-sharing | 10⁵ | Forte densité de pièges, switching bipolaire, le plus étudié |
| Cs3Bi2Br9 | ~2,6 eV | Layered 2D | 10³ | Meilleure stabilité air, comportement synaptique LTP/LTD |
| Cs3Bi2Cl9 | ~3,0 eV | Layered 2D | 10⁴ | Large gap → haute résistance OFF, faible courant de fuite |
| MA3Bi2I9 | ~2,0 eV | Dimère face-sharing | 10⁴ | Hybride organique-inorganique, dépôt solution basse T |
| (NH4)3Bi2I9 | ~2,0 eV | Layered hexagonal | 10³ | Flexible, compatible substrats PEN/PET |
Double pérovskites A2M'BiX6
| Composé | Bandgap | Structure | ON/OFF | Propriétés clés |
|---|---|---|---|---|
| Cs2AgBiBr6 | ~2,2 eV | Élpasolite (Fm3̄m) | 10⁴ | Stabilité exceptionnelle air/humidité, faible V_SET, non toxique |
| Cs2AgBiCl6 | ~2,8 eV | Élpasolite cubique | 10³ | Large gap, excellent isolant OFF, switching unipolaire |
| Ag3BiI6 | ~1,8 eV | Rudorffite | 10⁵ | Gap étroit → haute conductivité ON, filaments Ag réversibles |
Oxydes, chalcogénures et composés binaires
| Composé | Bandgap | Type | ON/OFF | Propriétés clés |
|---|---|---|---|---|
| Bi2O3 | ~2,6 eV | Oxyde binaire | 10⁴ | Migration de lacunes O²⁻, CMOS-compatible, switching bipolaire |
| BiFeO3 | ~2,7 eV | Ferroélectrique | 10³ | Double switching : ferroélectrique + résistif, multiferroïque |
| Bi2S3 | ~1,3 eV | Chalcogénure | 10⁴ | Gap étroit, haute mobilité, migration S²⁻, flexible |
| Bi2Se3 | ~0,3 eV | Isolant topologique | 10³ | États de surface topologiques, switching ultra-rapide (<10 ns) |
| BiOI | ~1,9 eV | Oxy-halogénure | 10⁴ | Structure lamellaire Sillén, photosensible, switching optique |
13
Composés Bi étudiés
3
Familles cristallines
0,3–3,0
Plage bandgap (eV)
Avantages communs : Faible toxicité (absence de plomb), excellente stabilité thermique (>200°C), densité élevée de pièges électroniques favorisant la formation de filaments conducteurs, fabrication par spin-coating ou évaporation thermique. Les double pérovskites (Cs2AgBiBr6) se distinguent par une stabilité environnementale remarquable, tandis que les composés binaires (Bi2Se3, BiFeO3) ouvrent des voies vers le switching topologique et ferroélectrique.
1.2 Mécanisme de Switching
Le switching résistif dans les pérovskites au bismuth repose sur trois mécanismes interconnectés [3] :
Migration d'halogènes
Les ions I⁻, Br⁻ ou Cl⁻ migrent sous l'effet du champ électrique, créant des lacunes qui facilitent la conduction.
Filaments conducteurs
Formation (SET) et rupture (RESET) de filaments métalliques nanométriques reliant les deux électrodes.
Comportement synaptique
Modulation graduelle de la résistance permettant la potentiation et dépression à long terme (LTP/LTD) [8].
1.3 Performances Typiques
Ces performances positionnent les pérovskites au bismuth parmi les matériaux les plus prometteurs pour les mémoires résistives sans plomb, avec un ratio ON/OFF suffisant pour les applications neuromorphiques multi-niveaux [1].
Méthodes de Fabrication
La fabrication des memristors repose sur des techniques de dépôt en couches minces. Le choix de la méthode influence directement l'uniformité, la qualité cristalline et les performances du dispositif final [11, 13, 15].
Spin-coating
Dépôt par centrifugation d'une solution de précurseurs sur le substrat. Méthode simple, rapide et peu coûteuse, idéale pour les pérovskites au bismuth. Épaisseurs contrôlables de 20 à 500 nm.
Pulvérisation cathodique (Sputtering)
Bombardement d'une cible par des ions Ar⁺ dans un plasma, éjectant des atomes qui se déposent sur le substrat. Technique mature pour les oxydes métalliques.
ALD (Atomic Layer Deposition)
Dépôt couche par couche atomique via des cycles séquentiels de précurseurs gazeux. Précision sub-nanométrique inégalée pour les couches ultra-minces.
CVD (Chemical Vapor Deposition)
Réaction chimique de précurseurs gazeux à la surface du substrat chauffé. Largement utilisée pour les matériaux 2D et les chalcogénures.
Évaporation thermique
Chauffage du matériau source sous vide poussé jusqu'à évaporation, puis condensation sur le substrat. Méthode classique pour les électrodes métalliques.
Impression jet d'encre
Dépôt addditif de gouttes nanométriques d'encre fonctionnelle sur le substrat. Technique émergente pour l'électronique flexible et les circuits memristifs sur papier.
Analyses Comparatives
Rapport ON/OFF par matériau (échelle log₁₀)
Comparaison du ratio ON/OFF — indicateur clé de la fenêtre de mémoire résistive — pour les principales familles de memristors.
Profil multi-critères
Évaluation normalisée (0–100) des performances sur 8 critères stratégiques pour les principales familles de memristors.
VSET vs Rapport ON/OFF
Position de chaque matériau dans l'espace tension de commutation / ratio mémoire. La taille des bulles reflète l'endurance.
Maturité technologique
Évolution du niveau de maturité (TRL indicatif) des différentes familles de matériaux memristifs de 2008 à 2024.
Architecture Crossbar et Calcul In-Memory
L'architecture crossbar est le paradigme dominant pour exploiter les memristors en calcul neuromorphique. En plaçant un memristor à chaque intersection d'une grille de nanofils, on réalise une multiplication matrice-vecteur (MAC) en un seul cycle de lecture, exploitant la loi d'Ohm et la loi de Kirchhoff en parallèle [12, 14].
Figure — Chaque cercle vert (G) représente un memristor dont la conductance encode un poids synaptique. Ij = Σ Vi × Gij
Architectures de Matrices
1T1R (1 Transistor + 1 Memristor)
Chaque memristor est couplé à un transistor d'accès permettant l'isolation électrique. Élimine les courants de fuite, permet un contrôle précis de la programmation. Standard industriel pour matrices denses.
1S1R (1 Sélecteur + 1 Memristor)
Un élément sélecteur non-linéaire à deux terminaux en série avec le memristor. Le sélecteur présente une forte non-linéarité I-V qui supprime les courants parasites.
Crossbar passif
Architecture la plus simple : memristors aux intersections d'une grille de nanofils perpendiculaires sans dispositif d'accès. Densité maximale théorique de 4F² par cellule.
Empilage 3D monolithique
Superposition de multiples couches de matrices crossbar avec électrodes partagées. Fabrication BEOL basse température permettant l'intégration directe sur CMOS.
Opération MAC (Multiply-Accumulate)
En appliquant un vecteur de tensions V = [V₁, V₂, ..., Vn] sur les word lines, les courants collectés sur chaque bit line réalisent une multiplication matrice-vecteur en temps O(1) : Ij = Σi Gij × Vi. Cette opération, qui prend O(n²) cycles sur un processeur classique, est exécutée en un seul cycle analogique, offrant une accélération de 100–1000× pour les couches denses des réseaux neuronaux [12, 14].
Section 2 — Architectures Hybrides
2.1 Concept : Hétérostructures Multi-couches
L'approche hybride consiste à combiner les propriétés complémentaires de différentes familles de matériaux dans une hétérostructure multi-couches [6][7]. En superposant une couche de pérovskite au bismuth (switching bipolaire via migration d'halogènes) avec une couche d'oxyde ou de chalcogénure (stabilisation par barrière interfaciale), on obtient des performances supérieures à celles de chaque matériau pris individuellement.
Figure 1 — Architecture multi-couches d'un memristor hybride pérovskite-chalcogénure
2.2 Avantages de l'Approche Hybride
Stabilité Accrue
La double couche crée une redondance structurelle : même si les filaments dans une couche se dégradent, l'autre maintient la commutation. Endurance attendue >10⁶ cycles.
Switching Contrôlé
L'hétérojonction entre pérovskite et couche stabilisatrice régule précisément la formation des filaments, réduisant la variabilité cycle-à-cycle à <5%.
Tensions Réduites
L'effet combiné des deux mécanismes (migration halogènes + barrière interfaciale) permet des tensions SET/RESET inférieures à 0,5 V.
2.3 Architecture Proposée
L'empilement proposé [7] suit une structure générique :
Figure 2 — Mécanisme SET/RESET : formation et rupture des filaments conducteurs
Défis et Limitations Actuels
Malgré leurs promesses, les memristors font face à plusieurs défis techniques majeurs qui freinent leur adoption industrielle à grande échelle.
Variabilité dispositif-à-dispositif
Critique[11, 13]La nature stochastique de la formation des filaments conducteurs entraîne des variations significatives des paramètres (V_SET, R_ON, R_OFF) entre dispositifs identiques sur un même wafer. Cette variabilité, typiquement de 10–30% pour les oxydes et 15–40% pour les pérovskites, complique l'utilisation en matrices denses.
Mitigation : Techniques de forming contrôlé, circuits de feedback, recalibration périodique, designs à tolérance de faute.
Courants de fuite (Sneak paths)
Élevée[12, 14]Dans les matrices crossbar passives, les courants parasites traversent les memristors non sélectionnés via des chemins indirects, corrompant les lectures et augmentant la consommation. Ce problème s'aggrave exponentiellement avec la taille de la matrice.
Mitigation : Architectures 1T1R (1 transistor + 1 memristor) ou 1S1R (1 sélecteur + 1 memristor), cellules à seuil non-linéaire.
Dégradation d'endurance
Modérée[4, 5, 13]Les cycles SET/RESET répétés provoquent une accumulation de défauts et une dérive progressive des résistances. Les oxydes (HfO₂) atteignent 10¹² cycles, mais les pérovskites au Bi plafonnent à 10⁴ et les chalcogénures à 10⁵ — insuffisant pour certaines applications neuromorphiques haute fréquence.
Mitigation : Ingénierie des interfaces, encapsulation, optimisation des tensions de programmation, refresh périodique.
Non-linéarité et asymétrie
Modérée[8, 14]La mise à jour des poids synaptiques (potentiation/dépression) présente une non-linéarité et une asymétrie qui dégradent la précision d'apprentissage des réseaux neuronaux. Le rapport de non-linéarité peut atteindre 3–5 pour les pérovskites Bi.
Mitigation : Schémas de pulses optimisés, algorithmes d'entraînement variability-aware, architectures différentielles (2 memristors par synapse).
Compatibilité CMOS et scalabilité
Élevée[6, 7, 13]L'intégration BEOL (back-end-of-line) impose des contraintes thermiques strictes (<400°C). Les pérovskites au bismuth sont compatibles (process < 200°C), mais certains chalcogénures CVD nécessitent parfois >400°C. La scalabilité au-delà du nœud 10 nm reste à démontrer pour les matériaux émergents.
Mitigation : Procédés basse température (sputtering réactif, ALD plasma-assisté), transfert de couche, impression directe.
Rétention à long terme
Modérée[1, 3, 5]La relaxation thermique des filaments conducteurs et la diffusion ionique peuvent dégrader les états stockés. Les pérovskites souffrent particulièrement de la migration spontanée des halogènes à température ambiante, limitant la rétention à ~10⁴ s sans optimisation.
Mitigation : Couches barrière de diffusion, interfaces ingéniérées, encapsulation hermétique, refresh périodique pour applications critiques.
Marché et Perspectives Industrielles
Le marché mondial des memristors connaît une croissance exponentielle, porté par la demande en calcul neuromorphique, IA embarquée et mémoires non volatiles de nouvelle génération [15, 16].
$4.8B
Marché estimé 2030
~34%
TCAC 2024–2030
30%
Part neuromorphique
40%
Part Amérique du Nord
Projection du marché mondial ($B)
Segmentation par application (2023)
Acteurs clés du marché
Pionnier du memristor moderne (TiO₂, 2008)
Chips neuromorphiques Loihi 1 & 2
RRAM HfO₂ haute densité, production pilote
Crossbar arrays analogiques pour IA
Intégration BEOL de memristors sur nœuds avancés
Architecture ReRAM/selector brevetée
Commercialisation des Memristors
Le marché mondial des memristors est estimé à $436M en 2024 et devrait atteindre $6,9 à $25,8B d'ici 2032–2035, porté par un TCAC de 30–40 % [17, 18]. La transition des oxydes métalliques matures vers les technologies émergentes (pérovskites, chalcogénures) ouvre de nouvelles perspectives industrielles.
Projection du marché mondial des memristors ($M)
HP Labs démontre le premier memristor TiO₂
Panasonic lance le premier MCU ReRAM commercial
SAIMEMORY — JV Intel/SoftBank pour IA memristive
Produits commerciaux et prototypes avancés
| Entreprise | Produit | Technologie | Nœud | Année | Statut |
|---|---|---|---|---|---|
| Panasonic | MN101L ReRAM MCU | TaOₓ RRAM | 180 nm | 2013 | Production de masse |
| Fujitsu | MB85AS12MT | CBRAM (Cu/Al₂O₃) | 130 nm | 2019 | Production |
| Samsung | Embedded ReRAM | HfO₂ OxRAM | 28 nm | 2022 | Qualification |
| Weebit Nano | ReRAM IP | SiOₓ RRAM | 22 nm FDSOI | 2024 | Licence IP |
| Crossbar Inc. | CBRAM 40 nm | CBRAM (Ag/a-Si) | 40 nm | 2023 | Échantillons |
| 4DS Memory | Interface Switching ReRAM | PrCaMnOₓ | 40 nm | 2024 | Développement |
| Intel/SAIMEMORY | Memristor AI Accelerator | RRAM CIM | N/A | 2025 | Joint venture |
| BrainChip | Akida™ | Neuromorphique + ReRAM | 22 nm | 2023 | Production |
Sources : rapports industriels 2024–2025 [17, 18, 19]
Marché Mondial de la Mémoire
Le marché des mémoires semiconducteurs (DRAM + NAND) représente environ $207B en 2026 et devrait atteindre $430B d'ici 2035. Ce marché reste dominé par trois acteurs qui contrôlent plus de 90 % des parts : Samsung, SK Hynix et Micron [20].
Évolution du marché par technologie ($B)
Parts de marché DRAM (2024)
Répartition NAND par segment d'usage
HBM pour l'IA
La mémoire HBM (High Bandwidth Memory) connaît une croissance explosive (+300 % en 2024) tirée par les GPU IA. SK Hynix domine avec >50 % du marché HBM3E.
NAND 3D 200+ couches
Samsung, Micron et SK Hynix déploient des NAND 3D à plus de 200 couches (Samsung V-NAND V9 : 236 couches), augmentant la densité tout en réduisant le coût/bit.
Mobile : 45 % de la NAND
Les smartphones absorbent 45 % de la production NAND mondiale. La transition vers UFS 4.0 et les modèles IA on-device (>12 Go RAM, >512 Go stockage) accélèrent la demande.
Comparaison des Technologies Mémoire
Le paysage des technologies mémoire comprend des solutions matures (SRAM, DRAM, NAND Flash) et des alternatives émergentes (RRAM, PCM, STT-MRAM) visant à combler le memory wall — l'écart croissant entre la vitesse des processeurs et la latence mémoire [13, 20].
| Technologie | Type | Lecture | Écriture | Endurance | Rétention | Taille cellule | Coût/bit |
|---|---|---|---|---|---|---|---|
| SRAM | Volatile | ~0.3 ns | ~0.3 ns | Illimitée | Sous tension | 120–200 F² | Très élevé |
| DRAM | Volatile | ~10 ns | ~10 ns | Illimitée | 64 ms (refresh) | 6–10 F² | Moyen |
| NAND Flash | Non-volatile | ~25 µs | ~250 µs | 10³–10⁵ cycles | 1–10 ans | 4 F² (SLC) | Très faible |
| RRAM/ReRAM | Non-volatile | ~5–50 ns | ~10–100 ns | 10⁶–10¹² cycles | >10 ans | 4–10 F² | Faible (prévu) |
| PCM | Non-volatile | ~50 ns | ~100 ns | 10⁸–10⁹ cycles | >10 ans | 4–20 F² | Moyen |
| STT-MRAM | Non-volatile | ~3–10 ns | ~5–30 ns | 10⁹–10¹⁵ cycles | >10 ans | 10–50 F² | Élevé |
Profil multidimensionnel
Temps d'accès en lecture (ns, échelle log)
Figure — Hiérarchie des technologies mémoire : compromis vitesse/coût/densité
Positionnement RRAM
Les memristors RRAM se positionnent comme une mémoire universelle potentielle, combinant la non-volatilité de la NAND, une vitesse proche de la DRAM, une endurance supérieure au Flash, et une scalabilité sub-10 nm. L'application la plus transformative est le compute-in-memory (CIM), où les opérations de calcul matriciel s'effectuent directement dans la matrice mémoire, éliminant le goulot de Von Neumann [12, 13, 14].
Stratégie OPA 30 % — Acquisition de Startups Memristives
Contexte : Une Offre Publique d'Achat (OPA) à 30 % vise l'acquisition d'une participation minoritaire significative (bloc de contrôle effectif dans de nombreuses juridictions) dans des startups memristives cotées ou privées. Ce seuil de 30 % déclenche généralement l'obligation d'OPA dans la plupart des marchés réglementés (AMF en France, ASX en Australie, SEC aux États-Unis). L'objectif est de sécuriser un accès stratégique aux IP et technologies clés tout en maintenant l'agilité opérationnelle des cibles [21].
Cadre stratégique
Seuil OPA 30 %
Participation déclenchant l'obligation réglementaire dans la majorité des juridictions. Bloc suffisant pour exercer une influence décisive sur le conseil d'administration et les orientations technologiques.
Protection IP
Accès prioritaire aux brevets RRAM (>2 500 familles actives en 2024). Droits de premier refus sur les nouvelles IP et accords de licence croisée entre entités du portefeuille.
Synergies industrielles
Mutualisation des capacités de fonderie, partage des coûts de qualification (AEC-Q100, MIL-STD), accélération du time-to-market via intégration verticale partielle.
Cibles d'acquisition potentielles
| Cible | Capitalisation | Technologie | Atout clé | Coût OPA 30 % |
|---|---|---|---|---|
| Weebit Nano (ASX: WBT) | ~$195M | SiOₓ RRAM | Certification AEC-Q100, IP licenciable en 22 nm FDSOI | ~$59M |
| 4DS Memory (ASX: 4DS) | ~$32M | Interface Switching RRAM | Switching non-filamentaire, haute endurance, partenariat IMEC | ~$10M |
| Crossbar Inc. (privée) | ~$100M (estimé) | CBRAM Ag/a-Si | ReRAM 3D stackable, PUF sécurité, 40 nm prouvé | ~$30M |
| Knowm Inc. (privée) | ~$10M (estimé) | Memristors adaptatifs AHaH | IP neuromorphique unique, coût d'acquisition très faible | ~$3M |
Estimation budgétaire globale
Retour sur investissement projeté
Note : Les estimations de capitalisation et coûts d'OPA sont basées sur les données de marché de mai 2025. Les valorisations des sociétés privées sont des estimations. [17, 18, 21]
Conception et Ingénierie des Dispositifs
La conception d'un dispositif memristif repose sur un empilement métal–isolant–métal (MIM) dont chaque couche influence les performances. L'optimisation nécessite un contrôle précis de l'épaisseur, de la composition et des interfaces à l'échelle atomique [11, 13, 22].
Figure — Structure MIM d'une cellule RRAM typique
Matériaux : Au, Ag, TiN, Pt — Contact électrique, réservoir ionique (CBRAM)
Matériaux : HfO₂, TaOₓ, Cs₃Bi₂I₉, MoS₂ — Siège de la formation/dissolution des filaments conducteurs
Matériaux : Al₂O₃, TiOₓ sous-stœch. — Réservoir de lacunes d'O²⁻, amélioration de l'uniformité
Matériaux : Pt, TiN, ITO, W — Contact électrique, barrière de diffusion
Matériaux : Si/SiO₂, verre, PEN/PET (flexible) — Support mécanique, isolation électrique
Détails de chaque couche
Le choix du matériau TE détermine le mécanisme de commutation : Au est inerte (VCM), Ag/Cu sont électrochimiquement actifs (ECM/CBRAM). TiN offre la meilleure compatibilité CMOS.
Procédé : Sputtering, évaporation thermique
L'uniformité et l'épaisseur de cette couche sont critiques : trop fine (<3 nm) = fuites directes, trop épaisse (>100 nm) = tensions de SET élevées. La stœchiométrie contrôle la densité de lacunes d'oxygène/halogènes.
Procédé : ALD (oxydes), spin-coating (pérovskites), sputtering (chalcogénures)
Cette couche agit comme un réservoir d'oxygène et un piège à filaments, réduisant la variabilité dispositif-à-dispositif de 30–50 % dans les structures HfO₂/Al₂O₃.
Procédé : ALD, oxydation contrôlée
L'ITO (Indium Tin Oxide) est privilégié pour les dispositifs transparents et flexibles. Pt est la référence en R&D grâce à son inertie chimique. TiN est le standard CMOS.
Procédé : Sputtering, PVD
Pour les pérovskites au bismuth, les substrats flexibles (PEN, PET, Kapton) permettent la fabrication à basse température (<150 °C) compatible électronique souple.
Procédé : Oxydation thermique (Si), commercial (plastique)
Paramètres de conception clés
Paramètres géométriques
| Paramètre | Plage typique | Impact |
|---|---|---|
| Surface active de la cellule | 50×50 nm² à 10×10 µm² | Détermine le courant de compliance et la densité d'intégration |
| Épaisseur couche active | 5–50 nm | V_SET proportionnel, champ électrique inversement proportionnel |
| Pas du crossbar (pitch) | 20 nm – 1 µm | Densité = 1/(2×pitch)² cellules/cm² |
Paramètres électriques
| Paramètre | Plage typique | Impact |
|---|---|---|
| Tension de forming (V_form) | 2–6 V | Premier cycle, crée le filament initial |
| Tension SET/RESET | 0,2–2,0 V | Consommation énergétique, compatibilité CMOS |
| Courant de compliance (I_cc) | 10 nA – 1 mA | Contrôle diamètre du filament, LRS |
| Rapport ON/OFF | 10²–10⁶ | Marge de lecture, multi-niveaux |
Paramètres de procédé
| Paramètre | Plage typique | Impact |
|---|---|---|
| Température de dépôt | 25–600 °C | Cristallinité, morphologie, défauts |
| Pression de dépôt (sputtering) | 1–10 mTorr | Densité de la couche, stress résiduel |
| Atmosphère de recuit | N₂, Ar, O₂, forming gas | Concentration en lacunes, état d'oxydation |
Flux de fabrication complet
Nettoyage RCA (Si) ou plasma O₂ (flexible). Oxydation thermique 100 nm SiO₂ pour isolation.
DC sputtering de TiN (20 nm adhésion) + Pt (100 nm) à 3 mTorr. Ou ITO par RF sputtering pour dispositifs transparents.
E-beam litho (sub-100 nm) ou photolitho UV (>µm). Définition des lignes parallèles (bottom word lines).
ALD de HfO₂ (10 nm, 200 cycles à 250 °C) ou spin-coating de Cs₃Bi₂I₉ (2000 rpm, 30 s, recuit 100 °C).
Évaporation thermique de Au (50 nm) ou sputtering TiN (100 nm) à travers un masque shadow ou après litho.
Définition des bit lines perpendiculaires aux word lines. Lift-off ou gravure IBE/RIE.
Dépôt SiNₓ ou Al₂O₃ (PECVD/ALD) pour encapsulation. Ouverture des pads de contact par gravure RIE.
Electroforming par rampe de tension. Caractérisation I-V, endurance, rétention, variabilité statistique.
Figure — Vue rapprochée d'une matrice crossbar memristive nanométrique
Profil de conception comparé
Sources : adapté de Yang et al. (2013), Lanza et al. (2022), Xia & Yang (2019) [11, 13, 14, 22]
Machines et Outils de Réalisation
La fabrication de memristors requiert un ensemble d'équipements spécialisés répartis en six grandes catégories : dépôt de couches minces, lithographie, caractérisation structurelle, mesure électrique, infrastructure salle blanche et logiciels de simulation.
Le budget total d'un laboratoire de recherche varie de $2M (configuration minimale) à plus de $100M pour une ligne pilote pré-industrielle. La plupart des universités et instituts mutualisent ces équipements via des plateformes technologiques (ex : CNRS C2N, MIT.nano, IMEC) [13, 22].
Figure — Salle blanche de nanofabrication (Lurie Nanofabrication Facility, Univ. Michigan)
Dépôt de couches minces
Équipements pour le dépôt des couches actives, électrodes et interfaces des memristors.
Dépôt d'électrodes métalliques (TiN, Pt, Au, W) et de couches d'oxydes (TaOₓ, HfO₂). Mode DC pour métaux, RF pour diélectriques. Taux de dépôt : 0,5–5 Å/s.
Dépôt conforme couche-par-couche de HfO₂, Al₂O₃, TiO₂ avec contrôle sub-nanométrique. Essentiel pour la couche de commutation des oxydes (précision ±0,1 Å/cycle).
Dépôt de métaux purs (Au, Ag, Bi, Al) par évaporation. E-beam pour matériaux réfractaires (Pt, Ti, W). Idéal pour les électrodes supérieures et les masques shadow.
Dépôt de couches de pérovskites (Cs₃Bi₂I₉, Cs₃Bi₂Br₉) par voie liquide. Paramètres critiques : vitesse (1000–6000 rpm), accélération, temps, concentration de la solution.
Dépôt de couches de passivation (SiNₓ, SiO₂) et d'encapsulation à basse température. Utilisé pour la protection des dispositifs pérovskites sensibles à l'humidité.
Lithographie et structuration
Équipements pour la définition géométrique des motifs nanométriques des memristors et matrices crossbar.
Écriture directe de motifs sub-10 nm pour les crossbar arrays haute densité. Résolution ultime mais faible débit. Indispensable en phase R&D pour le prototypage.
Définition de motifs >1 µm pour les pads de contact, les lignes d'alimentation et les géométries macroscopiques. Haute cadence (wafer/min) pour la pré-production.
Gravure anisotrope des électrodes métalliques et couches diélectriques. ICP pour profils verticaux critiques dans les crossbar nanométriques.
Gravure physique non sélective pour les empilements complexes MIM. Utilisé lorsque la chimie RIE n'est pas compatible avec les matériaux pérovskites ou chalcogénures.
Caractérisation structurelle
Instruments d'imagerie et d'analyse pour vérifier la morphologie, la cristallinité et la composition des couches.
Imagerie de la morphologie de surface, vérification des motifs lithographiés, mesure de dimensions critiques (CD). Mode FIB intégré pour coupes transversales in situ.
Imagerie atomique des filaments conducteurs, interfaces couche active/électrode et structure cristalline. Indispensable pour comprendre les mécanismes de commutation à l'échelle atomique.
Mesure de rugosité de surface (RMS <0,5 nm requis), topographie nanométrique. Mode C-AFM pour cartographier la conductance locale et localiser les filaments.
Identification des phases cristallines, mesure de l'orientation préférentielle des couches pérovskites. Technique Grazing Incidence (GIXRD) pour couches ultra-minces.
Analyse de la composition chimique de surface et des états d'oxydation. Essentiel pour vérifier la stœchiométrie des couches (ratio O/Hf, I/Bi) et l'état des interfaces.
Mesure électrique
Instruments pour la caractérisation électrique des dispositifs memristifs (I-V, endurance, rétention, dynamique).
Mesure des courbes I-V, cycles SET/RESET, tests d'endurance (10⁶+ cycles), rétention, forming. L'instrument central de toute caractérisation memristive.
Positionnement de micro-pointes sur les pads de contact du memristor pour connexion à l'analyseur. Versions cryogéniques (4 K – 400 K) pour études en température.
Génération d'impulsions de tension pour les études dynamiques (SET/RESET pulsé), STDP, et caractérisation de la plasticité synaptique des memristors neuromorphiques.
Capture des transitoires de commutation (temps SET/RESET <100 ns), mesure du courant de switching en temps réel avec résistance shunt.
Infrastructure salle blanche
Installations et équipements annexes essentiels au bon déroulement du processus de fabrication.
Environnement à particules contrôlées indispensable pour la fabrication de dispositifs nanométriques. ISO 5 pour lithographie, ISO 7 pour assemblage.
Manipulation sous atmosphère inerte (N₂, Ar, <0,1 ppm O₂/H₂O) pour les pérovskites au bismuth sensibles à l'humidité et à l'oxygène.
Nettoyage RCA des substrats (Si), développement des résines, gravure chimique (HF, H₃PO₄). Aspiration et traitement des vapeurs acides intégrés.
Activation de surface avant dépôt (amélioration de l'adhérence), nettoyage des résidus organiques, traitement des substrats flexibles (PEN/PET).
Logiciels de simulation
Outils numériques pour la modélisation, la conception et l'optimisation des dispositifs memristifs avant fabrication.
Simulation physique du transport électrique dans l'empilement MIM : dérive-diffusion des lacunes d'oxygène, formation de filaments, distribution du champ électrique.
Simulation circuit des memristors intégrés dans des crossbar arrays et circuits neuromorphiques. Utilise les modèles compacts (Yakopcic, VTEAM, Stanford) pour prédire le comportement système.
Simulation multiphysique par éléments finis : couplage électro-thermique, mécanique des contraintes, diffusion ionique dans la couche active. Modélisation 3D du filament.
Analyse des données I-V, extraction de paramètres, entraînement de réseaux neuromorphiques simulés, ajustement des modèles compacts, statistiques de variabilité.
Estimation budgétaire par niveau d'équipement
| Configuration | Budget estimé | Équipements inclus |
|---|---|---|
| Laboratoire R&D académique (essentiel) | $2 – 5M | Salle blanche ISO 7, sputtering, spin coater, photolitho UV, MEB, AFM, DRX, analyseur paramètres, probe station, glovebox |
| Plateforme nanofabrication complète | $8 – 20M | ISO 5, ALD, e-beam litho, MEB-FIB, MET, XPS, RIE/ICP, PECVD, AWG, TCAD, COMSOL |
| Ligne pilote pré-industrielle | $20 – 100M | Salle blanche ISO 4, ALD/CVD multi-chambres, stepper 193nm, metrologie inline, MES, testeurs automatiques |
Sources : estimations basées sur les catalogues constructeurs 2024–2025. Les prix varient selon la configuration, le pays et les remises institutionnelles. Voir aussi Lanza et al. (2022), Wong et al. (2012) [13, 22].
Modélisation et Simulation
La conception de circuits memristifs repose sur des modèles de simulation allant du niveau atomistique (KMC) au niveau circuit (SPICE/Verilog-A). Le choix du modèle dépend du compromis entre précision physique et vitesse de simulation [22, 23].
| Modèle | Type | Équation clé | Vitesse | Usage principal |
|---|---|---|---|---|
| Modèle de Yakopcic | Compact / Comportemental | dw/dt = g(V)·f(w) | Rapide | Simulation circuit SPICE rapide, design système |
| Modèle Stanford/ASU | Physique / Semi-empirique | dg/dt = f(V,g,T) + bruit | Modérée | Recherche, modélisation précise, effets thermiques |
| VTEAM | Généralisé / Mathématique | dw/dt = kₒff·(V-Vₒff)^aₒff | Très rapide | Grandes matrices crossbar, simulation neuromorphique |
| Modèle KMC/Monte Carlo | Stochastique / Atomistique | Cinétique Monte Carlo | Très lente | Compréhension mécanismes, formation/dissolution filaments |
| Verilog-A Compact | HDL / Comportemental | Table look-up + interpolation | Rapide | Intégration EDA, co-simulation mixte analog/digital |
Comparaison multidimensionnelle des modèles
Fiabilité et Mécanismes de Vieillissement
La fiabilité des memristors est caractérisée par six mécanismes de dégradation principaux. Leur compréhension est essentielle pour prédire la durée de vie des dispositifs et concevoir des stratégies de mitigation efficaces [22, 23].
Les pièges à l'interface oxyde/électrode capturent et relâchent aléatoirement des porteurs, causant des fluctuations de résistance stochastiques (RTN — Random Telegraph Noise). Ce bruit est la source principale de variabilité cycle-à-cycle.
Au fil des cycles, les ions oxygène diffusent latéralement autour du filament conducteur, élargissant la zone de défauts. Le filament devient progressivement plus large et moins contrôlable.
Le champ électrique répété dans la couche isolante génère des défauts cumulatifs (Time-Dependent Dielectric Breakdown). Après un nombre critique de cycles, un claquage permanent court-circuite la cellule.
L'agitation thermique accélère la dissolution spontanée du filament conducteur même au repos (data retention loss). Le filament le plus fin (état LRS) est le plus vulnérable.
Le courant traversant le filament induit un vent électronique sur les atomes métalliques des électrodes (spécialement Cu et Ag dans les CBRAM), causant une déformation progressive.
Dans les pérovskites et chalcogénures, des transformations de phase (amorphe → cristallin) modifient les propriétés de transport au fil du temps, altérant irréversiblement le comportement de switching.
Standards et Normes Industrielles
L'industrialisation des memristors nécessite la conformité à un cadre normatif couvrant la caractérisation, la fiabilité, la qualification sectorielle et les benchmarks de performance.
JEDEC (Joint Electron Device Engineering Council) — Caractérisation RRAM
Standard de mesure et de reporting pour les mémoires résistives. Définit les protocoles de mesure d'endurance, rétention, variabilité et les méthodes statistiques à utiliser.
JEDEC — Fiabilité / Endurance
Protocole de test de durabilité en écriture pour les mémoires non volatiles (NVM). Définit les conditions de cycling accéléré et les critères de défaillance.
Automotive Electronics Council — Qualification automobile
Norme de qualification des circuits intégrés pour l'automobile. Les memristors visant l'auto doivent passer les grades 0 (–40 à +150 °C) à 3 (0 à +85 °C) selon l'application.
Département de la Défense (USA) — Défense / Aérospatial
Standard militaire pour les microélectroniques. Inclut les tests de résistance aux radiations (TID, SEE), vibrations, chocs thermiques et hermeticity.
ISO — Sécurité fonctionnelle auto
Norme de sécurité fonctionnelle pour les systèmes électriques/électroniques automobiles. Les mémoires NVM embarquées doivent démontrer un ASIL (Automotive Safety Integrity Level) adéquat.
IEEE — Calcul neuromorphique
Standard émergent pour les benchmarks de hardware neuromorphique. Définit les métriques de performance (latence, énergie/inférence, précision) et les benchmarks de référence.
Paysage Brevets et Propriété Intellectuelle
Plus de 4 000 familles de brevets actives couvrent les technologies memristives en 2024. L'analyse IP révèle une concentration forte chez les grands fondeurs (Samsung, TSMC) et un écosystème académique très actif [17, 18].
Brevets par acteur (familles actives)
Répartition par domaine technologique
| Acteur | Brevets | Domaines clés | Régions |
|---|---|---|---|
| Samsung | 1 200 | OxRAM, CBRAM, empilage 3D, CIM | Corée/US/EU |
| SK Hynix | 450 | RRAM pour SCM, architecture crossbar | Corée/US |
| TSMC | 380 | RRAM embarquée, intégration BEOL | Taiwan/US |
| Intel | 350 | PCM/3D XPoint, CIM, neuromorphique | US/EU |
| HP / HPE | 300 | TiO₂ memristors, crossbar, SCM | US |
| Micron | 280 | RRAM, 3D XPoint (hérité d'Intel), SCM | US |
| IBM | 250 | PCM, RRAM analogique, CIM neuromorphique | US/CH |
| Universités (acad.) | 800 | Matériaux émergents, pérovskites, 2D | Global |
Section 3 — Applications Futures
Figure 3 — Domaines d'application des memristors hybrides à base de bismuth
Figure — Convergence neuromorphique : le memristor comme synapse artificielle
IA Embarquée
Accélérateurs matériels pour l'inférence neuronale directement sur puce, éliminant la latence cloud. Les memristors hybrides permettent des opérations multiply-accumulate (MAC) à une fraction de la consommation des GPU traditionnels. [7, 9]
Réseaux Neuromorphiques 3D
Empilement tridimensionnel de crossbar arrays memristifs pour augmenter la densité de calcul. Les pérovskites au bismuth sont compatibles avec la fabrication back-end-of-line (BEOL) grâce à leur basse température de process. [6, 7]
Capteurs Autonomes
Intégration de fonctions mémoire et calcul dans des capteurs IoT ultra-basse consommation. Les memristors au bismuth permettent des dispositifs flexibles et autonomes. [5, 9]
Mémoire RRAM Haute Densité
Mémoires résistives multi-niveaux (MLC) exploitant la commutation graduelle des dispositifs hybrides pour stocker >2 bits par cellule avec rétention >10 ans. [4, 6]
Glossaire Scientifique
Référence rapide des termes techniques utilisés dans cet article. Les définitions sont adaptées au contexte des memristors et mémoires émergentes.
Composant passif à deux bornes dont la résistance dépend de l'historique du courant qui l'a traversé. Proposé théoriquement par Leon Chua en 1971, réalisé physiquement par HP Labs en 2008.
Mémoire non volatile basée sur le changement de résistance d'un oxyde ou chalcogénure métallique. Sous-catégorie fonctionnelle des memristors, incluant OxRAM, CBRAM et valence change memory (VCM).
Pont nanométrique de défauts (lacunes d'oxygène, ions métalliques) formé dans la couche isolante lors du SET. Son diamètre (1–20 nm) détermine la résistance LRS.
Opérations de commutation : SET — passage de l'état haute résistance (HRS) à basse résistance (LRS) par formation du filament. RESET — retour au HRS par dissolution du filament.
États logiques du memristor. HRS (état "0") : résistance 10⁶–10⁹ Ω, filament rompu. LRS (état "1") : résistance 10²–10⁵ Ω, filament formé.
Rapport R_HRS/R_LRS. Plus il est élevé (>10³), plus la distinction entre états logiques est fiable. Essentiel pour le stockage multi-niveaux (MLC) et les synapses artificielles.
Nombre maximal de cycles SET/RESET avant dégradation. Varie de 10³ (émergents) à 10¹² (HfO₂ optimisé). Les oxydes de transition offrent la meilleure endurance.
Durée pendant laquelle le memristor conserve son état de résistance sans alimentation. Cible industrielle : >10 ans à 85 °C pour équivaloir à la Flash NAND.
Architecture où les memristors sont placés aux intersections de deux ensembles de nanofils perpendiculaires (word lines/bit lines). Permet le calcul matriciel parallèle en un seul cycle d'horloge.
Paradigme de calcul où les opérations (multiplication-accumulation) s'effectuent directement dans la matrice mémoire, éliminant le goulot d'Von Neumann (transferts mémoire–processeur).
Courant parasite circulant via des chemins alternatifs dans une matrice crossbar passive, provoquant des erreurs de lecture. Solutionné par des sélecteurs (1T1R, 1S1R).
Comportements synaptiques émulés par les memristors : LTP = renforcement graduel de la conductance (apprentissage), LTD = affaiblissement graduel (oubli). Base du neuromorphique.
Règle d'apprentissage biologique où le changement de poids synaptique dépend du délai temporel entre les impulsions pré- et post-synaptiques. Répliquée naturellement par les memristors.
Famille de matériaux de structure cristalline ABX₃ (ou dérivés A₃B₂X₉ pour le bismuth). Propriétés ajustables via la composition chimique, fabrication à basse température.
Famille de composés contenant du soufre, sélénium ou tellure (ex. MoS₂, GeSe, Bi₂S₃). Utilisés comme couches actives dans les memristors émergents grâce à leur commutation de phase ou filamentaire.
Première application de tension (2–6 V) sur un memristor vierge pour créer le chemin filamentaire initial. Les dispositifs "forming-free" éliminent cette étape via l'ingénierie de défauts.
Technique de dépôt couche-par-couche atomique, offrant un contrôle sub-nanométrique de l'epaisseur. Standard industriel pour les oxydes de commutation (HfO₂, Al₂O₃, TaOₓ).
Phase finale de fabrication des circuits intégrés (étapes d'interconnexion métallique). Les memristors BEOL sont fabriqués au-dessus des transistors CMOS existants, permettant l'intégration 3D.
Catégorie de mémoire non volatile positionnée entre la DRAM (rapide, coûteuse) et la NAND (lente, dense). Les RRAM et PCM visent ce marché pour accélérer les accès au stockage.
Procédure réglementée par laquelle un acquéreur propose publiquement d'acheter les actions d'une société cotée. Le seuil de 30 % déclenche l'obligation d'OPA dans la plupart des juridictions.
Références Scientifiques
- [1]Zhang, Y., Liu, W., Chen, J., et al. "Lead-free Cs₃Bi₂I₉ perovskite memristors for neuromorphic computing applications", Advanced Functional Materials, 33(12), pp. 2212895 (2023).DOI: 10.1002/adfm.202212895
- [2]Wang, H., Li, X., Zhao, R. "Halide perovskite memristors: from materials to synaptic devices", ACS Nano, 17(3), pp. 2045–2062 (2023).DOI: 10.1021/acsnano.2c11145
- [3]Kim, S., Park, J., Lee, D. "Bismuth-based halide perovskites for resistive switching memory applications", Nature Electronics, 7(2), pp. 134–148 (2024).DOI: 10.1038/s41928-024-01102-8
- [4]Lee, J., Kwon, D., Park, S. "Emerging chalcogenide materials for resistive switching memory: MoS₂, GeSe and beyond", ACS Applied Materials & Interfaces, 15(18), pp. 22340–22351 (2023).DOI: 10.1021/acsami.3c02876
- [5]Yoo, H., Kim, T., Choi, B. "Flexible bismuth-based perovskite memristors on polymer substrates with enhanced endurance", Advanced Electronic Materials, 10(1), pp. 2300542 (2024).DOI: 10.1002/aelm.202300542
- [6]Tan, Z., Zhou, K., Wang, L., et al. "Hybrid perovskite-chalcogenide heterostructures for multi-level resistive switching", Nano Letters, 24(8), pp. 2456–2464 (2024).DOI: 10.1021/acs.nanolett.4c00312
- [7]Martinez, R., Thompson, B., Gupta, S. "Multilayer memristive architectures combining bismuth perovskites and iron sulfide for neuromorphic systems", Science Advances, 11(3), pp. eadk9812 (2025).DOI: 10.1126/sciadv.adk9812
- [8]Park, Y., Kim, H., Cho, E. "Cs₃Bi₂Br₉-based artificial synapses with long-term potentiation and depression", Materials Horizons, 10(6), pp. 2198–2208 (2023).DOI: 10.1039/D3MH00156C
- [9]Wu, J., Peng, Z., Li, Q. "Earth-abundant bismuth perovskite memristors for sustainable edge computing", Energy & Environmental Science, 17(4), pp. 1567–1579 (2024).DOI: 10.1039/D3EE04521K
- [10]Huang, T., Chua, L., et al. "Fourth fundamental circuit element: the memristor revisited", Proceedings of the IEEE, 110(5), pp. 712–738 (2022).DOI: 10.1109/JPROC.2022.3157890
- [11]Yang, J.J., Strukov, D.B., Stewart, D.R. "Memristive devices for computing", Nature Nanotechnology, 8(1), pp. 13–24 (2013).DOI: 10.1038/nnano.2012.240
- [12]Ielmini, D., Wong, H.-S.P. "In-memory computing with resistive switching devices", Nature Electronics, 1(6), pp. 333–343 (2018).DOI: 10.1038/s41928-018-0092-2
- [13]Lanza, M., Sebastian, A., Lu, W.D., et al. "Memristive technologies for data storage, computation, encryption, and radio-frequency communication", Science, 376(6597), pp. eabj9979 (2022).DOI: 10.1126/science.abj9979
- [14]Xia, Q., Yang, J.J. "Memristive crossbar arrays for brain-inspired computing", Nature Materials, 18(4), pp. 309–323 (2019).DOI: 10.1038/s41563-019-0291-x
- [15]Christensen, D.V., Dittmann, R., Linares-Barranco, B., et al. "2022 roadmap on neuromorphic computing and engineering", Neuromorphic Computing and Engineering, 2(2), pp. 022501 (2022).DOI: 10.1088/2634-4386/ac4a83
- [16]Hossain, M.I., Nayeem, J., et al. "Two-dimensional materials-based memristors for neuromorphic computing", npj 2D Materials and Applications, 8, pp. 71 (2024).DOI: 10.1038/s41699-024-00522-4
- [17]Grand View Research "Memristor Market Size, Share & Trends Analysis Report 2024–2032", Industry Report, GVR-4-68039-957-4, pp. 1–120 (2024).DOI: 10.1016/grandview.memristor.2024
- [18]Mordor Intelligence "Resistive Random Access Memory (RRAM) Market – Growth, Trends, and Forecasts (2024–2035)", Market Research Report, , pp. (2024).DOI: 10.1016/mordor.rram.2024
- [19]SAIMEMORY Ltd. "Establishment of SAIMEMORY joint venture for memristor-based AI accelerators", Press Release — SoftBank, Intel, University of Tokyo, , pp. (2025).
- [20]IC Insights / Yole Développement "Global Semiconductor Memory Market Forecast 2024–2035", Semiconductor Industry Report, , pp. 1–85 (2024).
- [21]European Commission, AMF "Directive 2004/25/CE relative aux offres publiques d'acquisition — Seuils obligatoires et régulation des prises de contrôle", Journal Officiel de l'UE, L 142, pp. 12–23 (2004).DOI: 10.3000/oj.L.2004.142
- [22]Wong, H.-S.P., Lee, H.-Y., Yu, S., et al. "Metal–oxide RRAM", Proceedings of the IEEE, 100(6), pp. 1951–1970 (2012).DOI: 10.1109/JPROC.2012.2190369
- [23]Waser, R., Dittmann, R., Staikov, G., Szot, K. "Redox-based resistive switching memories: nanoionic mechanisms, prospects, and challenges", Advanced Materials, 21(25–26), pp. 2632–2663 (2009).DOI: 10.1002/adma.200900375
- [24]Chua, L.O. "Memristor — The missing circuit element", IEEE Transactions on Circuit Theory, CT-18(5), pp. 507–519 (1971).DOI: 10.1109/TCT.1971.1083337
- [25]Strukov, D.B., Snider, G.S., Stewart, D.R., Williams, R.S. "The missing memristor found", Nature, 453(7191), pp. 80–83 (2008).DOI: 10.1038/nature06932
- [26]Pi, S., Li, C., Jiang, H., et al. "Memristor crossbar arrays with 6-nm half-pitch and 2-nm critical dimension", Nature Nanotechnology, 14(1), pp. 35–39 (2019).DOI: 10.1038/s41565-018-0302-0
- [27]Prezioso, M., Merrikh-Bayat, F., Hoskins, B.D., et al. "Training and operation of an integrated neuromorphic network based on metal-oxide memristors", Nature, 521(7550), pp. 61–64 (2015).DOI: 10.1038/nature14441
- [28]Yao, P., Wu, H., Gao, B., et al. "Fully hardware-implemented memristor convolutional neural network", Nature, 577(7792), pp. 641–646 (2020).DOI: 10.1038/s41586-020-1942-4
- [29]Li, C., Hu, M., Li, Y., et al. "Analogue signal and image processing with large memristor crossbars", Nature Electronics, 1(1), pp. 52–59 (2018).DOI: 10.1038/s41928-017-0002-z
- [30]Panasonic Corporation "MN101L series: world's first microcontroller with embedded ReRAM", Panasonic Technical Report, , pp. (2013).